NCES Education Program NCES人材育成プログラム(NEP)

技術要素コース

NEPの紹介
公開講座
教材の配布
教材の販売
共同研究型教育
アクセスマップ
メーリングリスト
enPiT
 

FPGAを用いたハードウェア/ソフトウェア・コデザイン

日程

2016年8月10日(水)9:30-17:00 集合時間 9:15


費用

・受講料: 2万円(税込)
(ただし,東日本大震災の被災地に本社がある企業の社員が受講される場合は,無料といたします.)
費用は,お申し込み後に,名古屋大学大学院情報科学研究科会計係から請求いたします.お申し込み後に送られる請求書類に従ってお振込みください.


場所

名古屋大学 IB電子情報館南棟 285号室
>>アクセス

定員

15名
先着順となります.

 

講師

冨山宏之(立命館大学),木下智雄(ソリトンシステムズ)
講師は,都合により変更される場合があります.

概要

 近年FPGAは,組込みシステムの試作用途だけでなく,最終製品にも使用されることが多くなってきました.また,最近のFPGAの高集積化により,既製品のマイコンのアクセラレータとしてFPGAを使うのではなく,1つのFPGA上にマイコンとアクセラレータを集積して使うことが増えています.その結果,組込みソフトウェア技術者の仕事と,ハードウェア回路技術者の仕事の境界が曖昧になってきています.すなわち,従来のソフトウェア技術者が,FPGAを用いた回路設計技術を習得する必要に迫られています.
 一方,FPGA設計ツールやC言語ベース高位合成ツールの普及により,FPGA設計の敷居が低くなってきました.
 本講義では,組込みソフトウェア技術者が,FPGAを用いたシステム設計に新たに取り組むことを想定し,そのために必要な基礎知識と実践力を獲得することを目的とします.
 本講義は4時限から構成されます.まず1時限目では,FPGA設計に関する基礎を解説した後,演習で用いるFPGAボードとNios IIプロセッサについて説明します.その後,FPGA上Nios IIプロセッサを実装し,その上でプログラムを実行する演習を行います.2時限目では,C言語を用いた回路設計に関する講義を行い,その後,実際に高位合成ツールを使ってアクセラレータ回路を合成し,HDLシミュレータ上で動作確認する演習を行います.3時限目では,ハードウェア/ソフトウェア・コデザインに関する講義を行い,その後,2時限目で合成したアクセラレータ回路をFPGA上でNios IIプロセッサと接続し,Nios II上のソフトウェアとアクセラレータ回路を協調実行させる演習を行います.4時限目では,より発展的な演習を行い,実践力の向上を図ります.

(補足) このコースは,H22,23年度に実施した「C言語ベースの組込みハードウェア設計」コースと内容が一部重複します.

 

実習機材

講義当日は,受講者1人に以下の実習教材1セットをお貸しします.
・開発用ホストPC
 WindowsPC, 開発環境をセットアップ済
・FPGA ボードとディスプレイ
 DE2-115(Terasic社)
 Multi-touch LCD Module(Terasic社)
・FPGA設計ツール
 Quartus II(Altera社)
・C言語入力動作合成ツール
 eXCite(Y Exploration社)
・HDLシミュレータ
 Active-HDL(Aldec社)

 

到達目標

・C言語によるFPGA設計の基礎を習得する
・FPGAを用いたハードウェア/ソフトウェア・コデザインの基礎を習得する


対象者

・これからFPGAを使いたいと考えている組込みソフトウェア技術者


前提条件

・C言語およびアセンブリ言語によるプログラミング経験があること
・マイコンボード上でソフトウェア開発を行った経験があることが好ましい
・FPGA設計の基礎知識がある方が好ましい


特記

(1)撮影に関する協力  
講義の様子を撮影し,復習・講義改善・電子教材開発へ利用する計画があります.皆様の画像・音声が記録され,電子教材として配布される可能性があります.

(2)アンケートに関する協力
講義の前中後に,アンケートや簡易テストなどを実施する場合があります.アンケートは,上司や部下の方へ実施する場合があります.
これらの調査は,本教育の効果に関する研究目的のみで実施します.個別のデータが特定される情報は公開しません.ただし,個人情報が特定されないよう統計処理するなどして,論文などで発表する場合があります.

 

内容

◎内容
1限目:FPGAとマイコンの基礎
・講義:FPGA設計の基礎とNios IIアーキテクチャ
・演習:FPGA上でのマイコンの実行
2限目:C言語によるハードウェア設計
・講義:高位合成の基礎
・演習:高位合成ツールを使ったハードウェア・アクセラレータの設計,シミュレーションによる動作確認
3限目:ハードウェア/ソフトウェア・コデザイン
・講義:コデザインの基礎
・演習:FPGA上でのマイコンとアクセラレータの協調実行
4限目:発展的な演習

 

これまでに受講された方の声

FPGAの制限をふまえて今後の展開についてうかがうことができたのでよかった.


FPGAのツール操作説明だけでなく,設計概論を学ぶことができ,特定のFPGAボードでなくとも活用できるため,役に立った.


今後FPGAが普及することにより,今のソフトの性能ボトルネックを解決する手段になりえると感じた.


VHDLを扱える社員は少ないが,C言語を扱える社員は多い.C言語ベースでの開発環境が整えば,作業者を増やすことができる.


ハード設計者でなくても,ちょっとしたことがC言語のソースコードで実現できるため有用と感じた.

本コースで取り扱う技術項目(ETSSスキル基準Ver1.2準拠)
 
スキルカテゴリ
教育対象の技術項目
カテゴリ
第1階層
第2階層
技術要素 プラットフォーム プロセッサコア マイコン一般
支援機能 eXCite
開発技術 システム方式設計

ハードウェアとソフトウェア間の機能および性能分担の決定

HW/SWの検討

ソフトウェアコード作成とテスト

プログラムの作成

Verilog-HDL

プログラムの作成

Active-HDL

Page up
 
 


お問合せフォーム プライバシーポリシー
logo designed by T.Hashimoto